(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-175673

(P2002-175673A)

(43)公開日 平成14年6月21日(2002.6.21)

(51) Int.Cl.7		識別記号	FΙ		テーマコート*(参考)
G11B-2	0/14	351	G11B	20/14	351A 5D044
2	0/10	321		20/10	321Z 5J106
H03L	7/091		H03L	7/08	C 5K047
H04L	7/033		H04L	7/02	В

審査請求 未請求 請求項の数14 OL (全 12 頁)

		在宣訊水	木明水 明水块0数14 OL (主 12 页)
(21)出願番号	特願2000-372472(P2000-372472)	(71)出願人	000004237 日本電気株式会社
(22)出顧日	平成12年12月7日(2000.12.7)	(72)発明者	東京都港区芝五丁目7番1号本間 博巴東京都港区芝五丁目7番1号 日本電気株式会社内
		(74)代理人	100064621 弁理士 山川 政樹


最終頁に続く

(54) 【発明の名称】 PLL回路、データ検出回路及びディスク装置

(57)【要約】

【課題】 再生信号から高S/N比の位相差情報を抽出してPLL制御を行う。

【解決手段】 A/D変換器1は、入力信号をサンプリングしてデジタル信号に変換する。パタン列検出器3は、A/D変換器1から出力された連続する複数のサンプル値からなる入力パタン列の種類を識別して、識別結果を示すバタン列識別情報を出力する。位相差生成器4は、パタン列識別情報とA/D変換器1の出力に基づいてA/D変換器出力の位相誤差を示す位相差情報を出力する。ループフィルタ5、D/A変換器6及び電圧制御発振器7は、位相差情報からクロック信号を生成して、A/D変換器1のサンプリングタイミングを制御する。



【特許請求の範囲】

【請求項1】 入力アナログ信号からクロック信号を生成するPLL回路において、

前記入力アナログ信号をサンプリングしてデジタル信号 に変換するA/D変換器と、

このA/D変換器から出力された連続する複数のサンプル値からなる入力バタン列の種類を識別して、識別結果を示すバタン列識別情報を出力するバタン列検出器と、前記バタン列識別情報と前記A/D変換器の出力に基づいて前記A/D変換器出力の位相誤差を示す位相差情報 10を出力する位相差生成器と、

前記位相差情報からクロック信号を生成して、前記A/ D変換器のサンプリングタイミングを制御する制御手段 とを有することを特徴とするPLL回路。

【請求項2】 請求項1記載のPLL回路において、 前記A/D変換器の前段に、前記入力アナログ信号の波 形等化を行うアナログ等化器を有することを特徴とする PLL回路。

【請求項3】 入力アナログ信号からクロック信号を生成するPLL回路において、

前記入力アナログ信号を固定のクロックレートでサンプ リングしてデジタル信号に変換するA/D変換器と、

前記デジタル信号の位相を調整する補間器と、

この補間器から出力された連続する複数のデータ値からなる入力パタン列の種類を識別して、識別結果を示すパタン列識別情報を出力するパタン列検出器と、

前記パタン列識別情報と前記補間器の出力に基づいて前 記補間器出力の位相誤差を示す位相差情報を出力する位 相差生成器と、

前記位相差情報に基づいて前記補間器の位相調整量を制 30 御する補間量算出器とを有することを特徴とするPLL回路。

【請求項4】 請求項3記載のPLL回路において、 前記A/D変換器と前記補間器との間に、前記A/D変 換器の出力信号の波形等化を行うデジタル等化器を有す ることを特徴とするPLL回路。

【請求項5】 請求項1又は2記載のPLL回路において、

前記パタン列検出器は、

前記入力パタン列とこの入力パタン列がとり得る全ての 40 理想パタン列との誤差量を計算する誤差生成器と、

前記計算された誤差量が最小の理想パタン列を前記入力 パタン列に最も近い理想パタン列として前記パタン列識 別情報を出力する最小値検出器とからなることを特徴と するPLL回路。

【請求項6】 請求項1又は2記載のPLL回路において、

前記位相差生成器は、

前記理想パタン列中の理想値を理想パタン列毎に予め記憶し、前記パタン列識別情報が入力されたときに対応す 50

る理想値を出力する第1のメモリと、

前記理想値の微係数を理想パタン列毎に予め記憶し、前 記パタン列識別情報が入力されたときに対応する微係数 を出力する第2のメモリと、

前記A/D変換器の出力又は前記補間器の出力から前記理想値を減算する減算器と、

この減算器の出力に前記微係数を乗じた結果を前記位相 差情報として出力する乗算器とからなることを特徴とす るPLL回路。

) 【請求項7】 請求項1又は2記載のPLL回路におい て、

前記A/D変換器と前記バタン列検出器及び前記位相差 生成器との間に設けられ、オフセット補正量を足した後 の前記A/D変換器出力を前記バタン列検出器及び前記 位相差生成器に出力する加算器と、

との加算器の出力におけるオフセット量を補正する前記 オフセット補正量を前記加算器出力から学習して前記加 算器に与えるオフセット量学習回路とを有することを特 徴とするPLL回路。

20 【請求項8】 請求項1,2,3,4又は7記載のPL L回路と、

このPLL回路で生成されたクロック信号又は前記固定のクロックレートのクロック信号に同期して、前記A/D変換器の出力信号中の情報を識別するパルス化回路を有することを特徴とするデータ検出回路。

【請求項9】 請求項8記載のデータ検出回路において

前記パルス化回路は、ビタビ検出器であることを特徴と するデータ検出回路。

0 【請求項10】 請求項9記載のデータ検出回路において

前記ビタビ検出器の入力及び出力から前記ビタビ検出器 内の基準レベルを学習して前記ビタビ検出器及び前記パタン列検出器に与える基準レベル学習回路を有すること を特徴とするデータ検出回路。

【請求項11】 請求項9記載のデータ検出回路において、

前記ビタビ検出器としてPR(a、b、b、a)チャネルに対応することを特徴とするデータ検出回路。

【請求項12】 請求項9記載のデータ検出回路において、

前記ビタビ検出器としてPR(a、b、c、b、a)チャネルに対応することを特徴とするデータ検出回路。

【請求項13】 磁気ディスクの再生系に、請求項8, 9又は10記載のデータ検出回路を搭載したことを特徴 とする磁気ディスク装置。

【請求項14】 光ディスクの再生系に、請求項8,9 又は10記載のデータ検出回路を搭載したことを特徴と する光ディスク装置。

50 【発明の詳細な説明】

10

[0001]

【発明の属する技術分野】本発明は、入力信号からクロック信号を生成するPLL回路、PLL回路を用いて入力信号中の情報を識別再生するデータ検出回路、及び磁気ディスクや光ディスクに記録された情報をデータ検出回路を用いて再生する磁気ディスク装置や光ディスク装置等のディスク装置に関するものである。

[0002]

【従来の技術】近年のIT(Information Technology)技術の進展さらには地上波デジタル放送の開始等により、映像情報を含めた大量の情報を保存、編集することが要求されている。これらの大量の情報を記録するためのストレージ装置としては、光ディスク装置、磁気ディスク装置、磁気テーブ装置等が挙げられるが、編集やランダムアクセス、耐久性を考えると光ディスク装置に軍配が上がる。ただし、現状のDVD(Digital Versatile Disc)装置では片面5GB(ギガバイト)程度の容量限度があるため、BSデジタル放送の連続記録を考えると容量不足である。このため、ディスク装置の大容量化の研究が盛んに行われている。

【0003】光ディスク及び磁気ディスクの高密度化にとっての問題は、高密度記録に伴い、再生信号の符号間干渉が大きくなることで信号のS/N比が小さくなり、検出情報の誤り率が上昇することである。このような問題を解決して、光ディスクの高密度化を実現する技術の主なものとしては、レーザービームの短波長化、高NA(開口数)化、超解像(磁気、光、媒体)などが挙げられるが、これらは集光ビームスポット径を小さくして符号間干渉の影響を小さくする技術である。また、磁気ディスクの高密度化を実現する主なものとしては、GMR(Giant Magneto Resistive)ヘッド、コンタクト記録などがあるが、これらの技術も光ディスクの場合と同様に符号間干渉を小さくするための技術である。

【0004】しかし、これらの方法は互換性の問題や装置コストの上昇などの問題点を抱えている。これに対して、符号間干渉の影響を積極的に利用したPRML(Partial Response Maximum Likelihood)検出による高密度化の方法が提案されており、市販のディスク装置への応用が相次いでいる。PRML検出による高密度化技術は、再生信号をデジタル信号処理して検出性能を向上させるため、互換性が確保でき、LSI化によりコストの上昇も抑えることができ、さらに他の高密度化手法との組み合わせが可能であるという利点を持つ。

【0005】PRMLはPR (Partial Response)波形等化と最尤検出とを組み合わせた検出方式であり、再生チャネルの符号間干渉量をもとに最尤検出することにより、分解能が低下した高密度記録再生波形に対しても高い再生性能を有していることはよく知られるところである。例えば、文献「Proc. SPIE, vol.2338, pp.314-318」には、光ディスクにPRMLを採用した記述があ

る。光ディスクにPRMLを採用する場合には、光ディスクから読み出した再生信号をあらかじめ特定のPRチャネルになるように波形等化を行い、8ビット程度のA/D変換器によってデジタル情報に変換する。もちろんA/D変換後にデジタル等化してもよい。等化後の波形データは、前後のサンプル値と相関があり状態遷移図で示すことが可能である。最尤検出器内にはこの状態遷移が組み込まれており、時系列入力データの中から状態遷移を満足しかつ最も誤差の小さくなるものを選択することで、S/Nが小さくても低い誤り率で情報を検出することができるのである。

【0006】実際の回路上であらゆる組み合わせから最も確からしいバタン列を決定することは、回路規模および動作速度の点で困難であるため、通常は、文献「IEEE Transaction on Communication, VOL.COM-19,Oct,1971」に示されるビタビアルゴリズムと呼ばれるアルゴリズムを用いてバスの選択を漸化的に行うことにより実現している。このビタビアルゴリズムを具現化した検出器のことをビタビ検出器と呼ぶ。

20 【0007】ところで、PRML検出を含むパルス化回路とそれ以降に接続されるECCデコーダー等のデジタル回路群はクロックに同期して動作するため、クロック信号が必要である。ディスク装置の再生信号はスピンドルの回転むらやディスクの微少な傾きにより同期クロックの周波数が変化するため、通常は再生信号からこの変化量を抽出して追従制御するPLL(Phase Locked Loop)と呼ばれるフィードバック制御回路が必要となる。従来は、入力波形をあるしきい値レベルでスレッショルド検出した2値化パルスのエッジ位置情報を用いてPL30 Lを構成していた。

【0008】しかし、ディスクへの高密度記録に伴って 再生信号の符号間干渉が増えてくると、2値化パルスの ジッタ(時間的な揺らぎ)が増加し、最悪の場合にはP LLロックが外れるという問題が発生する。PRMLは 分解能が低い入力波形に対しても良好な検出性能が得ら れるというシミュレーション結果が多数報告されている が、これは再生信号からクロック信号を正確に抽出でき ることを前提にしたものであり、クロック信号のジッタ が多い場合、あるいはPLLロックが外れてしまった場 40 合には、全く誤った情報が出力されることになる。すな わち、高密度記録再生する場合、PRML等の検出器の 検出性能はPLLの追従性能に大きく依存することにな る。

【0009】そとで、PLL追従性能の向上要請に応えるために、例えば特開2000-182335号公報、特開平10-172250号公報で開示されたPLL回路がある。特開2000-182335号公報で開示されたPLL回路は、図16に示すように、入力信号の波形を所望の周波数特性から成る波形に変換する等化器1001と、等化器101の出力信号をデジタル信号に変換

し、所定のクロック信号のタイミングで出力するA/D 変換器102と、予め設定された複数個のしきい値を用いて、A/D変換器102の出力信号から前記入力信号 の位相情報を抽出する位相比較器103と、位相比較器 103から出力される位相情報を積分するループフィルタ104と、ループフィルタ104の出力信号にしたがって発振周波数が制御される、前記所定のクロック信号を出力する電圧制御発振器105と、A/D変換器102の出力信号中に含まれる情報を検出する最尤検出器106とを有するものである。

【0010】すなわち、特開2000-182335号 公報で開示されたPLL回路は、従来、単一のしきい値 によるスレッショルド検出パルスに基づいて位相情報を 生成しているのに対し、異なる複数のしきい値により生成した複数スレッショルド検出情報から位相情報を生成してPLLループを構成している。これにより、このPLL回路は、位相比較器の出力のS/N比を向上させ、PLL追従性能を向上させている。

【0011】また、特開平10-172250号公報で開示されたPLL回路は、図17に示すように、アナロ 20 グ信号をディジタル信号に変換するA/D変換回路201と、A/D変換回路201からの信号波形を等化する等化器202と、等化器202で波形等化されたディジタル信号の値を判別して、ディジタル情報信号を出力するビタビ検出器203と、最尤検出によって最も確からしいディジタル情報信号の値の仮判別を行い、仮判別結果に基づく振幅誤差に応じた値を出力する仮判別手段204と、仮判別手段204の出力をアナログ信号に変換するD/A変換回路205と、D/A変換回路205の出力を積分するフィルタ206と、フィルタ206から 30の誤差信号に基づいてA/D変換回路201のサンプリング周波数を制御する電圧制御発振器207とを有するものである。

【0012】すなわち、特開平10-172250号公報で開示されたPLL回路は、デジタル入力情報がどの基準レベルに近いかを最尤検出によって仮判別し、この仮判別値と入力情報とを基に位相情報を生成してPLLループを構成している。これにより、このPLL回路は、通常のスレッショルド検出パルスを基にした位相比較出力のうち、ノイズ等によって誤って出力される情報を除去することで位相比較器のS/N比を向上させている。

[0013]

【発明が解決しようとする課題】しかしながら、特開2 000-182335号公報で開示されたPLL回路では、高次のPRチャネルになるほど各しきい値レベルの 間隔が狭くなるため、ほんの少しのオフセットレベル変 動や波形の非線形性によってPLL追従性が大きく変化 してしまうという問題点があった。また、PRチャネル の特性上、高次になるに従い、ある基準レベルを通過す 50

る波形の微係数の絶対値は、前後のバタンによって大きく異なる。したがって、同じ量の位相ずれであっても、検出エッジタイミングが異なるという問題点があった。【0014】また、特開平10-172250号公報で開示されたPLL回路においても、同様に高次のPRチャネルを採用した場合、ある基準レベルと判断されたデータから生成される位相情報は前後のバタンによって大きく異なっているため、位相情報のS/N比が低下するという問題点があった。以上のような問題は、PLL回路だけでなく、PLL回路を用いたデータ検出回路及びPLL回路を用いたディスク装置においても同様に発生する。

【0015】本発明の主な目的は、分解能が低下した再生信号からできるだけ高いS/N比の位相差情報を抽出してPLL制御を行うことで追従ジッタの少ないPLL回路を提供することにある。また、本発明の他の目的は、追従特性の良好なPLL回路を用いたデータ検出回路を提供することにある。さらに、本発明の他の目的は、追従特性の良好なPLL回路を搭載したデータ検出回路をディスク装置に用いることによって、ディスク装置の高密度記録化あるいは再生情報の信頼性向上に貢献することにある。

[0016]

【課題を解決するための手段】本発明のPLL回路は、 入力アナログ信号をサンプリングしてデジタル信号に変 換するA/D変換器(1)と、このA/D変換器から出 力された連続する複数のサンプル値からなる入力バタン 列の種類を識別して、識別結果を示すパタン列識別情報 を出力するバタン列検出器(3)と、前記バタン列識別 情報と前記A/D変換器の出力に基づいて前記A/D変 換器出力の位相誤差を示す位相差情報を出力する位相差 生成器(4)と、前記位相差情報からクロック信号を生 成して、前記A/D変換器のサンブリングタイミングを 制御する制御手段(5~7)とを有するものである。と のように、本発明のPLL回路は、特定の長さの入力パ タン列がいかなる種類のパタン列であるかをパタン列検 出器によって推定することと、バタン列識別情報により サンプル点の微係数を生成して、それを用いて位相差情 報を生成することに特徴がある。この位相差情報は、サ ンプル点の微係数を基に生成されるため急峻なエッジ近 傍ではセンシティブな位相差情報を出力し、微係数が0 に接近する場合にはほとんど位相差情報を出力しない。 したがって、ノイズに強く高いS/N比の位相差情報を 生成することが可能である。この位相差情報を基にPL Lループを構成することで追従性能の高いPLL回路を 実現できる。また、本発明のPLL回路の1構成例は、 前記A/D変換器の前段に、前記入力アナログ信号の波 形等化を行うアナログ等化器(10)を有するものであ

0 【0017】また、本発明のPLL回路は、入力アナロ

グ信号を固定のクロックレートでサンプリングしてデジ タル信号に変換するA/D変換器(1)と、前記デジタ ル信号の位相を調整する補間器(8)と、この補間器か ら出力された連続する複数のデータ値からなる入力パタ ン列の種類を識別して、識別結果を示すパタン列識別情 報を出力するパタン列検出器(3)と、前記パタン列識 別情報と前記補間器の出力に基づいて前記補間器出力の 位相誤差を示す位相差情報を出力する位相差生成器

(4)と、前記位相差情報に基づいて前記補間器の位相 調整量を制御する補間量算出器(9)とを有するもので 10 ものである。 ある。また、本発明のPLL回路の1構成例は、前記A /D変換器と前記補間器との間に、前記A/D変換器の 出力信号の波形等化を行うデジタル等化器(10a)を 有するものである。

【0018】また、本発明のPLL回路の1構成例とし て、前記パタン列検出器は、前記入力パタン列とこの入 力パタン列がとり得る全ての理想パタン列との誤差量を 計算する誤差生成器(31)と、前記計算された誤差量 が最小の理想パタン列を前記入力パタン列に最も近い理 想パタン列として前記パタン列識別情報を出力する最小 20 値検出器(32)とからなるものである。また、本発明 のPLL回路の1構成例として、前記位相差生成器は、 前記理想パタン列中の理想値を理想パタン列毎に予め記 憶し、前記パタン列識別情報が入力されたときに対応す る理想値を出力する第1のメモリ(41-1)と、前記 理想値の微係数を理想パタン列毎に予め記憶し、前記パ タン列識別情報が入力されたときに対応する微係数を出 力する第2のメモリ(41-2)と、前記A/D変換器 の出力又は前記補間器の出力から前記理想値を減算する じた結果を前記位相差情報として出力する乗算器(4 2) とからなるものである。また、本発明のPLL回路 の1構成例として、前記A/D変換器と前記パタン列検 出器及び前記位相差生成器との間に設けられ、オフセッ ト補正量を足した後の前記A/D変換器出力を前記バタ ン列検出器及び前記位相差生成器に出力する加算器(1 2) と、この加算器の出力におけるオフセット量を補正 する前記オフセット補正量を前記加算器出力から学習し て前記加算器に与えるオフセット量学習回路(11)と を有するものである。

【0019】また、本発明のデータ検出回路は、前記P LL回路と、このPLL回路で生成されたクロック信号 又は前記固定のクロックレートのクロック信号に同期し て、前記A/D変換器の出力信号中の情報を識別するパ ルス化回路(13)を有するものである。また、本発明 のデータ検出回路の1構成例において、前記パルス化回 路はビタビ検出器である。また、本発明のデータ検出回 路の1構成例は、前記ビタビ検出器の入力及び出力から 前記ビタビ検出器内の基準レベルを学習して前記ビタビ 検出器及び前記パタン列検出器に与える基準レベル学習 50 回路(14)を有するものである。また、本発明のデー タ検出回路の1構成例は、前記ビタビ検出器としてPR (a、b、b、a) チャネルに対応するものである。ま た、本発明のデータ検出回路の1構成例は、前記ビタビ 検出器としてPR(a、b、c、b、a)チャネルに対 応するものである。また、本発明の磁気ディスク装置 は、磁気ディスクの再生系に、前記データ検出回路を搭 載したものである。また、本発明の光ディスク装置は、 光ディスクの再生系に、前記データ検出回路を搭載した

[0020]

【発明の実施の形態】 [実施の形態の1]以下、本発明 の実施の形態について図面を参照して詳細に説明する。 図1は本発明の第1の実施の形態となるPLL回路の構 成を示すブロック図である。本実施の形態のPLL回路 は、A/D変換器1と、遅延回路2-1, 2-2と、パ タン列検出器3と、位相差生成器4と、ループフィルタ 5と、D/A変換器6と、電圧制御発振器7とを有して

【0021】例えばディスク等から読み出されたアナロ グ入力信号(再生信号)は、A/D変換器 I によってデ ジタル信号列に変換される。このとき、A/D変換器1 は、電圧制御発振器7からのクロック信号に同期してア ナログ信号をサンプリングする。A/D変換器1の出力 信号が遅延回路2-1,2-2に入力されることによ り、連続する3サンプルの情報(遅延回路2-1,2-2を通過した2クロック前の情報、遅延回路2-1のみ を通過した1クロック前の情報、遅延回路2-1、2-2を通過しない情報)がバタン列検出器3に入力され 減算器(43)と、この減算器の出力に前記微係数を乗 30 る。なお、図1では連続3サンプルの情報をパタン検出 するが、もちろん5サンプル(遅延回路2が4個)でも 7サンプル(遅延回路2が6個)でもかまわない。 【0022】入力チャネルとして図2に示すPR(1, 2, 2, 1) チャネルの信号(d=1制限)が入力され ることを過程すると、バタン列検出器3では、入力バタ ン列 (X_{n-1}, X_n, X_{n+1}) が (3, 3, 3) なのか、 あるいは(3,2,0)なのかを判断する。図2の状態 遷移の場合、3連続サンブルバタンは以下に示すように 20通りある。

40 [0023] (-3, -3, -3), (-3, -3, -3)2), (-3, -2, 0), (-2, 0, 2), (-2, 0, 1), (-1, 0, 2), (-1, 0, 1), (0, 2, 3), (0, 2, 2), (0, 1,0), (3, 3), (3, 3, 2), (3, 2, 0), (2, 0, -2), (2, 0, -1), (1, 0, -2), (1, 0, -1), (0, -1)2, -3), (0, -2, -2), (0, -1,

【0024】パタン列検出器3は、この20通りの中か

ら入力パタン列に最も近いパタン列を検出する。したが って、バタン列検出器3の出力は、20通りの中のいず れか1つを示すものとなるので、5ビット情報で十分で ある。パタン列検出器3から出力されるパタン列識別情 報は位相差生成器4に入力される。位相差生成器4は、 バタン列検出器3の出力を基に位相差情報を生成する。 【0025】ループフィルタ5は、位相差生成器4から 出力された位相差情報を積分して周波数情報に変換す る。D/A変換器6は、ループフィルタ5の出力をアナ ログ信号に変換する。電圧制御発振器7は、D/A変換 10 器6からの入力レベルに比例した周波数のクロック信号 を発生させて、A/D変換器1のサンプリングタイミン グを制御する。

$$E_{n,i} = (X_{n-1} - P_{n-1,i})^{2} + (X_{n} - P_{n,i})^{2} + (X_{n+1} - P_{n+1,i})^{2}$$

【0028】式(1) において、P。, は時刻nにおけ るi番目の理想パタン列の中央理想値を示す。前述の2 0通りの3連続サンプルバタン(理想バタン列)は、 (P_{n-1,i}, P_{n,i}, P_{n+1,i}) で表すことができる(i i番目の理想パタン列を選択したときの2乗平均誤差を 示す。

$$e_{n,i} = (P_{n-1,i}^2 + P_{n,i}^2 + P_{n+1,i}^2) / 2 - (X_{n-1} P_{n-1,i} + X_n P_{n,i} + X_{n+1} P_{n+1,i}) \cdot \cdot \cdot (2)$$

【0030】中央理想値P。、は固定値であるため、式 (2)の計算を使用すれば、定数乗算と定数加算のため の回路で誤差生成器31を実現できることになる。ただ し、中央理想値P。、を学習によって変更する場合に は、変数同士の乗算回路が必要となるので誤差生成器3 1は回路規模が大きくなる。

【0031】とうして、パタン列検出器3の誤差生成器 31は、時刻n における入力パタン列(X,_,, X,, X n+1) と理想パタン列 (Pn-1,i, Pn,i, Pn+1,i) と の誤差enieを理想パタン列毎に計算して出力する。し たがって、本実施の形態では20通りの理想パタン列に ついて計算するので、図3においてm=19となる。

【0032】最小値検出器32は、誤差生成器31が生 成した20種の誤差量 e。, の中から最小値を検出する ことにより、入力パタン列に最も近い理想パタン列を検 出する。そして、最小値検出器32は、誤差量e。.. が 40 のように算出される。 最小の理想バタン列が何番目のバタン列であるかを示す★

$$\Phi_n = (X_n - P_n) \times a_n$$

すなわち、減算器43は、入力サンプル値X。から理想 サンプル値P。を減算して減算結果を出力し、乗算器4 2は、この減算結果に微係数a。を乗じて位相差情報Φ 、を出力する。

【0036】図5に位相差生成の原理を示す。図5 (a) は入力サンプル値の立ち上がりエッジで、かつ位 相が遅れた場合を示し、図5(b)は立ち上がりエッジ で、かつ位相が進んだ場合を示し、図5 (c) は入力サ 50 位相が遅れた場合には位相差情報 Φ 。が負となり、逆に

*【0026】なお、遅延回路2-1,2-1、パタン列 検出器3、位相差生成器4、ループフィルタ5及びD/ A変換器6のデジタル回路群も、図示していないが、電 圧制御発振器7からのクロックに同期して動作する。ま た、D/A変換器6は、ループフィルタ5の前段にあっ

【0027】図3はパタン列検出器3の1構成例を示す

ブロック図である。パタン列検出器3は、誤差生成器3

1と、最小値検出器32とからなる。このパタン列検出

器3の動作を図2の状態遷移の場合で説明する。まず、

の2乗平均誤差E_{1,1}を次式のように求める。

入力パタン列(X_{n-1}, X_n, X_{n+1})と理想パタン列と

※【0029】パタン列検出器3の動作から考えると、誤 差の絶対値は必要ではなく、大小の差だけが必要であ る。したがって、計算式の簡略化ができる。すなわち、 入力パタンXの2乗の項は全ての誤差量に共通なので計 は0から20までの整数)。 $E_{n,i}$ は、時刻nにおいて 20 算しなくても問題ない。そとで、新たな比較用の誤差量 として次式のような e 1, 2 を考える。

★ 5 ビットのパタン列識別情報を出力する。

【0033】図4は位相差生成器4の1構成例を示すブ ロック図である。位相差生成器4は、第1のメモリ41 -1と、第2のメモリ41-2と、乗算器42と、減算 器43とからなる。第1のメモリ41-1は、理想サン 30 ブル値P。を理想パタン列毎に予め記憶し、第2のメモ リ41-2は、この理想サンブル値P。 における微係数 (微分値) a。を理想バタン列毎に予め記憶している。 【0034】第1のメモリ41-1は、パタン列検出器 3からパタン列識別情報が入力されると、対応する理想 サンプル値P。を出力する。同様に、第2のメモリ41 -2は、パタン列識別情報が入力されると、対応する微 係数a。を出力する。位相差生成器4が出力する位相差 情報中。は、理想サンブル値P。及び微係数a。と、入 カサンプル値(遅延回路2-1の出力)X。とから次式

[0035]

ンブル値の立ち下がりエッジで、かつ位相が遅れた場合 を示し、図5(d)は立ち下がりエッジで、かつ位相が 進んだ場合を示している。なお、図5において、白丸は 入力サンブル値X。を示し、黒丸は理想サンプル値P。 を示す。

【0037】図5によると、立ち上がりでも立下りで も、理想サンプル値P。に対して入力サンプル値X。の 位相が進んだ場合には位相差情報や。が正となる。すな わち、位相差情報中。を位相比較情報として利用可能で あるととを示している。

11

【0038】また、微係数の絶対値が大きいほど位相情 報として確かであり、0に近づくにつれて情報量が少な くなるが、このような位相情報としての確かさを理想微 係数a。の乗算によって実現している。微係数a。が0 と判定された場合には位相差生成器4の出力は0となっ て、ノイズ等による誤出力を回避することができる。ま た、同じ値の理想サンブル値P。であっても、前後のパ 10 タンによって微係数a。が異なるという情報を埋め込む ことが可能であるので、より確からしい位相比較出力が 得られる利点がある。

【0039】図6は、理想サンブル値Pn に対して入力 サンプル値X。の位相が進んでいる場合の位相差生成器 4の各信号出力を示す信号波形図である。X,-P,は減 算器43の出力、微係数a。はメモリ41の出力、(X "-P。)×a。は乗算器42の出力である。図6による と、理想サンプル値P。の微係数a。がOとなる個所以 外のサンプル点全てから位相差情報Φ。が生成可能であ ることが分かる。

【0040】図7は、理想サンプル値P。に対して入力 サンプル値X。の位相が遅れている場合の位相差生成器 4の各信号出力を示す信号波形図であり、図6と同様に 理想サンブル値P。の微係数a。がOとなる個所以外の サンプル点全てから位相差情報 Φ。が生成可能であるC とが分かる。以上により、位相差情報のS/N比を改善 することができ、PLLループの追従性能を向上させる ことができる。

【0041】[実施の形態の2]図8は本発明の第2の 30 実施の形態となるPLL回路の構成を示すブロック図で あり、図1と同一の構成には同一の符号を付してある。 本実施の形態のように、チャネル特性を補正するために 等化器10をA/D変換器1の前段に挿入してもよい。 再生信号はPRチャネルから少しずれたチャネル特性を 有している場合が多く、そのような場合には等化器10 によって補正することで追従性能が上がる場合がある。 【0042】 [実施の形態の3] 図9は本発明の第3の 実施の形態となるPLL回路の構成を示すブロック図で あり、図1と同一の構成には同一の符号を付してある。 本実施の形態においても、基本的な構成は実施の形態の 1と同様であるが、本実施の形態は完全デジタルPLL を構成している。

【0043】A/D変換器1aは、入力信号のチャネル クロックよりも高い周波数の固定レートのクロック信号 で動作する。補間器8は、A/D変換器1aから出力さ れたデジタル信号に対して位相調整を行う。遅延回路2 - 1 ,2-1、パタン列検出器3及び位相差生成器4の 動作は実施の形態の1と全く同じである。ループフィル タ5は位相差生成器4の出力を平均化する。とのループ 50 的にオフセット量を修正していく方法も考えられる。な

フィルタ5の出力は補間量算出器9に入力される。補間 **量算出器9は、ループフィルタ5の出力に基づいて補間** 器8の位相調整量を制御する。つまり、補間量算出器9 と補間器8は図1の電圧制御発振器7に相当する動作を

【0044】なお、遅延回路2-1,2-1、パタン列 検出器3、位相差生成器4、ループフィルタ5、補間器 8及び補間量算出器9のデジタル回路群は全て前記固定 レートのクロック信号で動作する。また、補間器8及び 補間量算出器9の詳細に関しては、特願平11-367 483号に記載されている。本実施の形態の構成ではチ ャネルクロックよりも高い周波数で回路を動作させる必 要はあるが、全回路をLSI化することができるので、 低コスト化、ばらつき低減などに貢献することができ

【0045】[実施の形態の4]図10は本発明の第4 の実施の形態となるPLL回路の構成を示すブロック図 であり、図1、図9と同一の構成には同一の符号を付し てある。図10に示すごとく、チャネル特性を補正する ためのデジタル等化器10aをA/D変換器1aと補間 器8との間に挿入してもよい。等化器10aを挿入する 理由は実施の形態の2と同じである。等化器10aを補 間器8と遅延回路2-1との間に挿入することも可能で あるが、PLLループ全体のレイテンシが増加してしま うために追従特性が低下する恐れがある。特に、高速動 作をさせるために等化器10aをパイプライン構成にし た場合には顕著である。

【0046】[実施の形態の5]図11は本発明の第5 の実施の形態となるPLL回路の構成を示すブロック図 であり、図1と同一の構成には同一の符号を付してあ る。光ディスク装置や磁気ディスク装置等の通常のディ スク装置で用いられている符号はDCフリー(つまり、 直流成分が少ない)の符号ではない。また、ディフェク ト、複屈折の影響、部品ばらつきなどで再生信号にオフ セットが重畳してしまうことがある。

【0047】そこで、このような場合にパタン列検出器 3の誤検出を防ぐため、本実施の形態では、加算器12 の出力データにおけるオフセット量が0となるようなオ フセット補正量を加算器12の出力データから学習して 40 加算器12にフィードバックする構成をとる。加算器1 2がA/D変換器1の出力データにオフセット量学習回 路11からのオフセット補正量を加算することでオフセ ット量を0にすることができる。こうして、PLLの安 定性を上げることが可能である。

【0048】オフセット量学習回路11の詳細に関して は図示していないが、例えば単一周波数のデータをあら かじめ記録後、読み出して単純に積算することでオフセ ット量を検出することができる。また、データのフォー マット規則を利用してヘッダ情報の一部を利用して周期

お、実施の形態の1又は2のPLL回路の代わりに、実 施の形態の3又は4のPLL回路を用いてもよい。

【0049】[実施の形態の6]図12は本発明の第6 の実施の形態となるデータ検出回路の構成を示すブロッ ク図であり、図1と同一の構成には同一の符号を付して ある。PLL回路は単純にクロック抽出回路あるいは逓 倍回路として用いられることもあるが、図12に示すよ うにパルス化回路13を付加してデータ検出回路として 用いることも多い。すなわち、パルス化回路13は、電 圧制御発振器7からのクロック信号に同期してA/D変 10 換器1の出力データが「0」か「1」かを識別すること により、再生信号中から情報を再生する。

【0050】なお、実施の形態の1又は2のPLL回路 の代わりに、実施の形態の3又は4のPLL回路を用い てもよい。また、パルス化回路13としてビタビ検出器 を用いることも可能である。この場合、ビタビ検出器内 の基準レベルとパタン列検出器3の基準レベルを同じに 設定する必要がある。

【0051】[実施の形態の7]図13は本発明の第7 の実施の形態となるデータ検出回路の構成を示すブロッ ク図であり、図1と同一の構成には同一の符号を付して ある。本実施の形態では、実施の形態の6で述べたよう にパルス化回路としてビタビ検出器13aを用い、さら に基準レベル学習回路14を設けて、ビタビ検出器13 aの入力と出力とを基準レベル学習回路14でモニター しながら適応的に基準レベルを補正することが可能であ る。補正した基準レベルはビタビ検出器13aおよびパ タン列検出器3に入力する。

【0052】これによって比較的ゆっくりと変動するよ うな再生信号の非線形性(基準レベルの非対称性)など 30 を補正することができるので、より安定に情報を検出す ることが可能となる。入力する再生チャネルは、比較的 高次のPRチャネルが最適である。分解能が高くなるに つれて従来のPLL方式との差が近接してくるからであ る。特にPR(a, b, b, a) あるいはPR(a, b, c, b, a) タイプに最適である。

【0053】図14は基準レベル学習回路14の1構成 例を示すブロック図である。遅延回路51は、A/D変 換器1から出力されたデジタル信号を遅延させる。パタ ン検出器52は、ビタビ検出器13aの出力の振幅レベ 40 ルが1,0,-1の何れに最も近いかを検出する(ただ し、振幅レベル1, 0, -1はPR(1, 1)チャネ ル、d=1制限符号の場合)。

【0054】平均化回路53-1~53-3はそれぞれ 振幅レベル1,0,-1に対応しており、基準レベル1 1、12、13を出力する。パタン検出器52は、ビタ ビ検出器13aの出力の振幅レベルが1に最も近い場 合、平均化回路53-1に対して信号「1」を出力し、 平均化回路53-2,53-3に対して信号「0」を出 力する。また、パタン検出器52は、ビタビ検出器13 50 がなされる。誤り訂正回路16で誤り訂正がなされたデ

aの出力の振幅レベルが0に最も近い場合、平均化回路 53-2に対して信号「1」を出力し、平均化回路53 -1,53-3に対して信号「0」を出力し、ビタビ検 出器13aの出力の振幅レベルが-1に最も近い場合、 平均化回路53-3に対して信号「1」を出力し、平均 化回路53-1,53-2に対して信号「0」を出力す

【0055】平均化回路53-1~53-3は、パタン 検出器52の出力信号が「1」である場合、遅延回路5 1の出力信号を積分して積分結果を出力する(直前まで の積分結果に遅延回路51の出力信号を加えた結果を出 力する)。また、平均化回路53-1~53-3は、パ タン検出器52の出力信号が「0」である場合、遅延回 路51の出力信号を無視して、積分動作を実行しない (直前までの積分結果をそのまま出力する)。 こうし て、ビタビ検出器13aに基準レベル11,12,13 が入力される。なお、実施の形態の1又は2のPLL回 路の代わりに、実施の形態の3又は4のPLL回路を用 いてもよい。

【0056】[実施の形態の8]図15は本発明の第8 の実施の形態となるディスク装置の構成を示すブロック 図であり、図1と同一の構成には同一の符号を付してあ る。本実施の形態のディスク装置は、実施の形態の6で 説明したデータ検出回路を搭載したものである。以下、 本実施の形態のディスク装置の動作を説明する。

【0057】まず、光ヘッド22から光ディスク媒体2 3に照射したレーザースポットを媒体23上に正確に集 光させて追従させるため、アクチュエータサーボ回路2 1は、光ヘッド22内のレンズ駆動用のアクチュエータ を制御する。LDパワー制御回路20は、光ヘッド22 内のレーザーダイオードから出射するレーザー光の強度 を一定に制御する。スピンドル制御回路19は、光ディ スク媒体23が一定回転数となるようスピンドルモータ 24を制御する。

【0058】スピンドル制御回路19、LDパワー制御 回路20及びアクチュエータサーボ回路21は、ディス クシステムコントローラ17によって制御される。光デ ィスク媒体23からの反射光は、光ヘッド22内のフォ トダイオードによって受光され、電気信号に変換され る。プリアンプ25はフォトダイオードの出力信号を増 幅し、A/D変換器1はプリアンプ25の出力信号(再 生信号) をデジタル信号に変換する。

【0059】とのA/D変換器1の出力を基に実施の形 態の1で説明したPLL回路によってA/D変換器1の サンプリングタイミングを制御する。また、実施の形態 の6で説明したパルス化回路13によって再生信号中か ら情報を再生し、フォーマットコントローラー15によ ってデータ復調などを行う。フォーマットコントローラ ー15の出力は誤り訂正回路16に入力されて誤り訂正 15

ータは、最終的にディスクシステムコントローラー17 に入力され、図示しないインタフェースを通して外部に 出力される。以上がデータ読出時の動作である。

【0060】データ記録時は読出時と逆の経路を辿る。すなわち、記録すべきデータはディスクシステムコントローラー17に送られた後、誤り訂正回路16によって誤り訂正用の冗長ビットが付加される。フォーマットコントローラー15は、誤り訂正回路16の出力データに対してデータ変調を行い、記録補償回路18は、この変調されたデータに従って、LDパワー制御回路20を通10じて光へッド22内のレーザーダイオードの発光パワーを変調する。こうして、光ディスク媒体23上にマークが形成される。なお、本実施の形態では、光ディスク装置における構成例を示したが、磁気ディスク装置にも本発明を適用可能なことは明らかである。また、実施の形態の6で説明した通り、データ検出回路中のPLL回路として、実施の形態の3又は4のPLL回路を用いてもよい。

[0061]

【発明の効果】本発明によれば、バタン列検出器及び位 20 相差生成器を設けることにより、ノイズに強く高S/N比の位相差情報をほとんど全ての入力サンブル値から正確に抽出することができ、その結果、追従特性の良好なPLL回路を実現することができる。

【0062】また、A/D変換器の前段に入力アナログ 信号の波形等化を行うアナログ等化器を設けることにより、PLLループの追従性能を向上させることができる。

【0063】また、補間器、バタン列検出器、位相差生成器及び補間量算出器を設けることにより、追従特性の 30良好な完全デジタルPLL回路を実現することができる

【0064】また、A/D変換器と補間器との間に、A/D変換器の出力信号の波形等化を行うデジタル等化器を設けることにより、PLLループの追従性能を向上させることができる。

【0065】また、加算器及びオフセット量学習回路を設けることにより、PLLの安定性を上げることができる。

【0066】また、前述のPLL回路をデータ検出回路 40 に適用するととによってデータ検出回路の性能を最大限 に発揮させることが可能となる。

【0067】また、基準レベル学習回路を設けることにより、比較的ゆっくりと変動する再生信号の非線形性等を補正することができるので、より安定に情報を検出することが可能となる。

【0068】また、前述のデータ検出回路をディスク装置に適用することによって、ディスク装置の高密度記録 化あるいは再生情報の信頼性向上に貢献することができる。 【図面の簡単な説明】

【図1】 本発明の第1の実施の形態となるPLL回路の構成を示すブロック図である。

【図2】 d=1制限PR(1, 2, 2, 1)チャネルの状態遷移図である。

【図3】 本発明の第1の実施の形態におけるパタン列 検出器の構成を示すブロック図である。

【図4】 本発明の第1の実施の形態における位相差生成器の構成を示すブロック図である。

【図5】 位相差生成の原理を示す説明図である。

【図6】 本発明の第1の実施の形態における位相差生成器の動作例を示す信号波形図である。

【図7】 本発明の第1の実施の形態における位相差生成器の他の動作例を示す信号波形図である。

【図8】 本発明の第2の実施の形態となるPLL回路の構成を示すブロック図である。

【図9】 本発明の第3の実施の形態となるPLL回路の構成を示すブロック図である。

【図10】 本発明の第4の実施の形態となるPLL回路の構成を示すブロック図である。

【図11】 本発明の第5の実施の形態となるPLL回路の構成を示すブロック図である。

【図12】 本発明の第6の実施の形態となるデータ検 出回路の構成を示すブロック図である。

【図13】 本発明の第7の実施の形態となるデータ検 出回路の構成を示すブロック図である。

【図14】 本発明の第7の実施の形態における基準レベル学習回路の構成を示すブロック図である。


【図15】 本発明の第8の実施の形態となるディスク 装置の構成を示すブロック図である。


【図16】 従来のPLL回路の構成を示すブロック図である。

【図17】 従来の他のPLL回路の構成を示すブロック図である。


【符号の説明】

1、1 a ··· A / D変換器、2-1、2-2 ··· 遅延回路、3 ··· パタン列検出器、4 ··· 位相差生成器、5 ··· ループフィルタ、6 ··· D / A変換器、7 ··· 電圧制御発振器、8 ··· 補間器、9 ··· 補間量算出器、10、10 a ··· 等化器、11 ··· オフセット量学習回路、12 ··· 加算器、13 ··· パルス化回路、13 a ··· ビタビ検出器、14 ··· 基準レベル学習回路、15 ··· フォーマットコントローラー、16 ··· 誤り訂正回路、17 ··· ディスクシステムコントローラー、18 ··· 記録補償回路、19 ··· スピンドル制御回路、20 ··· 上 D パワー制御回路、21 ··· アクチュエータサーボ回路、22 ··· 光へッド、23 ··· 光ディスク媒体、24 ··· スピンドルモータ、25 ··· ブリアンプ、31 ··· 誤差生成器、32 ··· 最小値検出器、41-1、41-2 ··· メモリ、42 ··· 乗算器、43 ··· 減算器。





【図16】



フロントページの続き

Fターム(参考) 5D044 BC01 BC02 CC04 FG01 FG11

FG14 GL32 GM12 GM15

5J106 AA04 BB03 CC01 CC26 CC38

CC41 CC58 DD01 DD13 DD33

DD35 DD36 DD44 DD46 JJ02

KK05 KK27 LL02

5K047 CC12 GG11 MM45 MM46 MM63